職位描述
該職位還未進(jìn)行加V認(rèn)證,請仔細(xì)了解后再進(jìn)行投遞!
職位描述:
職責(zé)描述:1) 抗干擾、基帶芯片或fpga架構(gòu)設(shè)計(jì)與算法設(shè)計(jì);
2) 抗干擾、基帶設(shè)計(jì)或fpga設(shè)計(jì)中的數(shù)字電路設(shè)計(jì)及算法實(shí)現(xiàn)與驗(yàn)證;
3) 抗干擾、基帶芯片或fpga數(shù)字電路仿真、時(shí)序分析及調(diào)試;
4) 撰寫相關(guān)的設(shè)計(jì)方案及文檔。
任職要求:1) 熟悉數(shù)字信號處理,具有陣列天線抗干擾算法處理架構(gòu)設(shè)計(jì),算法優(yōu)化設(shè)計(jì)能力;
2) 跟蹤國內(nèi)外前沿的抗干擾技術(shù),研究新的抗干擾算法,matlab完成算法仿真及算法硬件實(shí)現(xiàn)架構(gòu)設(shè)計(jì);
3) 熟練掌握vhdl或verilog、c語言編程,有豐富的邏輯電路設(shè)計(jì)編程經(jīng)驗(yàn);
4) 熟練使用modelsim等相關(guān)仿真、綜合、時(shí)序分析工具,熟練掌握quartus或ise進(jìn)行綜合布局布線;
5) 熟悉fpga開發(fā)流程,對xilinx、altera 等主流fpga設(shè)計(jì)開發(fā)有豐富經(jīng)驗(yàn);
6) 熟悉 asic開發(fā)設(shè)計(jì)及流片經(jīng)驗(yàn),熟悉導(dǎo)航算法或自適應(yīng)陣列信號處理算法者優(yōu)先;
7) 碩士或以上學(xué)歷,五年以上工作經(jīng)驗(yàn)。
職責(zé)描述:1) 抗干擾、基帶芯片或fpga架構(gòu)設(shè)計(jì)與算法設(shè)計(jì);
2) 抗干擾、基帶設(shè)計(jì)或fpga設(shè)計(jì)中的數(shù)字電路設(shè)計(jì)及算法實(shí)現(xiàn)與驗(yàn)證;
3) 抗干擾、基帶芯片或fpga數(shù)字電路仿真、時(shí)序分析及調(diào)試;
4) 撰寫相關(guān)的設(shè)計(jì)方案及文檔。
任職要求:1) 熟悉數(shù)字信號處理,具有陣列天線抗干擾算法處理架構(gòu)設(shè)計(jì),算法優(yōu)化設(shè)計(jì)能力;
2) 跟蹤國內(nèi)外前沿的抗干擾技術(shù),研究新的抗干擾算法,matlab完成算法仿真及算法硬件實(shí)現(xiàn)架構(gòu)設(shè)計(jì);
3) 熟練掌握vhdl或verilog、c語言編程,有豐富的邏輯電路設(shè)計(jì)編程經(jīng)驗(yàn);
4) 熟練使用modelsim等相關(guān)仿真、綜合、時(shí)序分析工具,熟練掌握quartus或ise進(jìn)行綜合布局布線;
5) 熟悉fpga開發(fā)流程,對xilinx、altera 等主流fpga設(shè)計(jì)開發(fā)有豐富經(jīng)驗(yàn);
6) 熟悉 asic開發(fā)設(shè)計(jì)及流片經(jīng)驗(yàn),熟悉導(dǎo)航算法或自適應(yīng)陣列信號處理算法者優(yōu)先;
7) 碩士或以上學(xué)歷,五年以上工作經(jīng)驗(yàn)。
工作地點(diǎn)
地址:北京海淀區(qū)北京


職位發(fā)布者
HR
北京北方聯(lián)星科技有限公司

-
電子技術(shù)·半導(dǎo)體·集成電路
-
200-499人
-
公司性質(zhì)未知
-
北京市海淀區(qū)上地西路8號院(上地科技大廈)4號樓東區(qū)7層